본문 바로가기

전체 글315

EU, 일본과 반도체 협력 강화…"역내 생산 늘릴 것" 브르통 EU 집행위원, 日 방문해 투자 호소 "역내 생산 증진 위해 日기업에 협업 제안중" 4일 경산상과 반도체 협력 강화 MOU 체결 유럽연합(EU)이 역내 반도체 생산을 늘리기 위해 일본 반도체 업계와 협력을 강화하기로 했다. 일본을 방문 중인 티에리 브르통 EU 역내시장 담당 집행위원은 3일 니혼게이자이(닛케이)신문과 인터뷰에서 “유럽 내 반도체 생산을 늘리기 위해 일본 기업들에 협업을 제안하고 있다”며 “(일본 기업들이) 만약 유럽에 투자할 준비가 돼 있다면, 보조금 지원을 포함해 EU 반도체법(Chips Act)에 따른 혜택을 얻을 수 있을 것”이라고 말했다. 닛케이는 브르통 위원이 구체적인 일본 반도체 업체를 언급하진 않았다며, 업계 전반에 폭넓게 투자를 호소하고 있는 것으로 보인다고 전했다... 2023. 7. 5.
日 '반도체 연합'에 기술 퍼주는 美 IBM, 속내는 따로 있다 2㎚ 핵심 프로세스 기술 제공… TSMC·삼성전자 외 '제3의 옵션' 만들기 미국 IBM이 일본의 반도체 제조 스타트업인 라피더스를 지원하는 데 우선순위를 두고 있다. 대만과 한국 이외의 신생 파운드리 공장이 장기적으로 글로벌 반도체 공급망을 확보하는 데 필수적이란 판단에서다. 일본 IBM의 모리모토 노리시게 최고기술책임자(CTO)는 3일 블룸버그통신과의 인터뷰에서 "2㎚(1㎚=10억분의 1m) 기술과 관련해 라피더스 프로젝트에 보다 집중해 많은 자원을 투자하고 있고, 심지어 (IBM의 자체) 다른 연구에 쓸 수 있는 자원까지 희생하고 있다"고 밝혔다. 일본 최대 IT기업들이 지원하는 라피더스는 IBM의 2㎚ 칩 설계를 생산 가능한 실리콘으로 바꾸고, 2020년대 후반엔 이 같은 칩을 규모에 맞게 생산하.. 2023. 7. 5.
SK하이닉스도 '반도체 슈퍼을'?…엔비디아 이어 MS·아마존 줄섰다 [반도체, 신성장동력은 HBM] 글로벌 거대 빅테크 기업들이 SK하이닉스에 5세대 HBM(고대역폭메모리)인 HBM3E 샘플을 요청, 사실상 선주문에 나섰다. AI(인공지능)열풍으로 HBM 시장이 커지는 가운데 SK하이닉스가 글로벌 '슈퍼 을' 지위를 공고히하고, 그룹 실적부진 회복의 실마리를 찾을지 관심이 집중된다. 3일 반도체 업계에 따르면 최근 주요 글로벌 빅테크 기업들이 줄줄이 SK하이닉스에 HBM3E 샘플을 요청했다. AMD와 마이크로소프트(MS), 아마존이 포함된 것으로 업계는 보고 있다. 고객사들이 자사 GPU 등 반도체 칩이나 클라우드 시스템과 메모리 반도체 간의 호환성을 인증하기 위해 진행하는 샘플 요청은 발주 전 필수적인 과정이다. 제품의 수율이 대량 양산을 할 만큼 안정적으로 올라왔다는.. 2023. 7. 5.
中 "반도체 핵심재료 갈륨 수출 통제"…美 제재 강화에 보복 조치 게르마늄 포함 내달 1일부터 중국이 반도체 및 전자제품을 생산하는 데 사용되는 금속인 갈륨과 게르마늄 수출을 제한했다. 오는 6~9일 재닛 옐런 미국 재무장관의 방중을 앞두고 내린 조치다. 미국의 대중 반도체 및 첨단기술 규제가 강화되자 보복 조치를 내놨다는 해석이 나온다. 중국 상무부는 3일 “수출통제법 등 관련 조항에 따라 국가 안보와 이익을 보호하기 위해 다음달 1일부터 갈륨 및 게르마늄 관련 품목 수출을 통제한다”고 발표했다. 규제에 따르면 상무부 허가 없이는 갈륨 및 게르마늄과 그 화합물을 수출할 수 없다. 또 수출업자들은 수입자 및 최종 사용자, 금속 용도에 대해 상무부에 설명해야 한다. 상무부는 “국가 안보에 중대한 영향을 미치는 품목은 수출 과정에서 국무원에 보고해 승인을 받아야 한다”고 .. 2023. 7. 5.
반도체 8대 공정 정리 1. 웨이퍼 공정 ① 잉곳 만들기 모래에서 추출한 Si를 고온의 열로 녹여 고순도의 Si 용액으로 만들어 굳혀 잉곳 생성 ② 잉곳 절단 얇은 웨이퍼를 만들기 위해 다이아몬드 톱으로 잉곳을 균일한 두께로 절단 ③ 웨이퍼 표면 연마 거친 표면을 매끄럽게 갈아내고 표면을 평평하게 만드는 화학적 기계적 연마 공정(CMP) ④ 세척과 검사 세척과 검사를 통해 웨이퍼 체크 - 잉곳 : 고온에서 녹인 실리콘으로 만든 실리콘 기둥 ① Chip : 웨이퍼 위에 전자회로가 새겨진 얇고 작은 조각으로서, IC칩이 되는 부분 ② Scribe Line : 칩의 경계로서, 아무 전자회로가 없는 부분이며, 웨이퍼를 개별 칩으로 나누기 위한 분리 선입니다. ③ Test Element Group(TEG) : 실제 칩의 동작 여부를 판.. 2023. 7. 4.
반도체의 원리 - P/N형 반도체 PN접합, [반도체 원리] 1. 반도체의 재료 : Si (규소, 실리콘) - 순수한 반도체는 전기가 흐르지 않는다. 2. P형 반도체(Positive) : 실리콘보다 가전자가 1개 적은 B(붕소)를 극히 소량 더해주면, 전자가 빠지는 현상 발생(빠진 곳을 정공) 3. N형 반도체(Negative) : Si에 가전자가 1개 더 많은 P(인)을 소량 첨가하면, 전자가 1개 남아 자유전자(잉여전자)가 되어 전류가 흐르게 된다. 4. PN접합 : P형과 N형을 접합시키면, 접합면에 확산이라는 현상이 일어난다 - 확산 : 온도차이에 의해 전자가 이동하는 현상 (정공은 P → N, 전자는 N → P로 이동) - 접합면에서 정공과 전자의 결합이 어느정도 진행되면 멈춘다. - 정공과 전자의 결합이 완료된 부분에는 캐리어가 없으므.. 2023. 7. 4.
[Harman 세미콘 아카데미] 12일차 - Review, 디지털 시계 만들기(교육 과정 외) [Review] ※ FPGA는 LUT과 DFF들의 배열 (LUT 뒤에 DFF가 붙어 있음) - 메모리 만들 때 DFF를 그냥 가져다 쓰면, LUT이 낭비됨. ∴ 메모리 회로가 따로 있다. ※ 회로 합성을 어떻게 하느냐에 따라 결과가 달라진다. 1) ASIC 용으로 합성 : CMOS 회로로 합성됨(Gate들이 그대로 표현) 2) FPGA 용으로 합성 : LUT 회로로 합성됨(모든 gate들이 LUT으로 표현) ※ 가독성 & 커뮤니케이션 능력 : 기업에서 다루는 회로는 크기가 방대하므로 part를 나눠서 팀으로 진행한다. ∴ 코딩의 가독성 & 팀원간의 커뮤니케이션 능력이 대두됨. ※ Verilog 문법 1. 변수 1) 자료형 ▶ Net : 소자간의 물리적인 연결을 추상화(H/W적 특성) - wire : 함축.. 2023. 7. 4.
퓨리오사·사피온·리벨리온 자금 빨아들이는 'AI반도체' : AI서비스 구현에 필요한 대규모 연산을 작은 전력을 들여 빠른 속도로 처리해내는 비메모리 반도체 챗GPT 공개 이후 수요가 늘어나면서 초기 산업을 육성하려는 기관의 관심이 이어질 것으로 보인다. AI반도체 설계 전문 스타트업 '퓨리오사AI'는 올해 초 국내 기관투자자를 대상으로 진행한 시리즈C 투자 유치에서 약 700억원을 확보한 것으로 파악된다. 퓨리오사AI의 기존 투자자인 KDB산업은행은 300억원가량의 추가 투자를 검토 중이다. 퓨리오사AI에 앞서 사피온도 지난 4월 GS그룹과 대보그룹에서 500억원 규모 자금을 받았다. 사피온은 SK스퀘어, SK하이닉스, SK텔레콤 등 3사가 800억원을 들여 미국에 세운 AI반도체 설계 전문 업체(팹리스)다. 또 다른 AI반도체 스타트업인 리벨리온도 지난해 .. 2023. 7. 4.

티스토리툴바