본문 바로가기

100억 모으기 프로젝트315

[Harman 세미콘 아카데미] 5일차 - Sequential Logic(LATCH, FF) [Squential Logic] Squential Logic = 순차 논리 회로 - Combinational Logic과 달리 feedback 기능이 있다. ＃feedback : 출력이 입력에 영향을 줌. - Time dependent(clock에 의해 좌우된다.) .- 회로는 Latch 또는 Flip-flop로 구성된다. 공통점 차이점 Latch 상태 기억 소자 - 현재 상태를 기억하고 유지한다 (HOLD) - 적절한 시점이 되었을 때, 그 기억을 바꿀 수 있어야 한다. (Triggered 방식) Level-triggered : clk가 특정한 값을 가지고 있을 때 동작 Flip-flop Edge_triggered : clk이 0→1 또는 1→0이 되는 시점에 동작 [LATCH] 메모리의 시작이기도 한.. 2023. 6. 23.
[Harman 세미콘 아카데미] 5일차 - Demux, 코드변환기 [Demux] Demux : 한 선의 입력을 받아 출력선들 중 하나를 선택하여 받은 정보를 전송하는 회로. 앞에서 만든 Mux와 Demux를 instance 하여 Top module에 장착 top module을 Test_bench로 보내 시뮬레이션 시행 우리는 d에 clk들을 넣어 줄 것므로, 위와 같이 수정해준다. 1. 테스트하고자하는 모듈의 입/출력을 복사해 온다. 2. 입력은 reg, 출력은 wire로 연결해해준다. 3. 모듈의 instance 선언 4. clock 설정 - clock 초기화 - clock toggle 5. 입력해서 test하고 싶은 값들을 initial 문 안에 넣어준다. 충분한 출력이 나올 수 있도록 여유롭게 시간을 주어야 함. 6. 시뮬레이션하고 결과 확인 [코드 변환기] : .. 2023. 6. 23.
[Harman 세미콘 아카데미] 4일차 - Encoder 설계, MUX, LUT [Encoder] schematic을 생성하면, ROM을 포함하여 생성된다. (4-bit이므로 ROM 내부에 16개의 메모리가 생성됨) 우리가 정해준 4개 빼고 나머지 12개에는 다 2’b11(조건연산자의 가장 마지막 값)을 저장해버린다. 회로만 좀 낭비될 뿐, 문제는 없다. (입력이 많아질수록 더 많은 메모리가 많이 낭비됨) [MUX] MUX란? = 'Multiplexer' or 'Selector' 여러 개의 입력 신호 중에서 하나를 선택하여 출력 선에 연결하는 조합 회로. (FPGA에서 필수적이며 정말 많이 사용된다.) 디코더와 비슷하지만 다르다. → 들어오는 신호 중에 하나 골라서 출력(압축이 아닌, 선택) 2x1 MUX 1) Structure Modeling 2) Dataflow modeling .. 2023. 6. 22.
[Harman 세미콘 아카데미] 4일차 - 7_segment로 디코더 회로 출력하기 [BCD 7-segment decoder] 위 그림처럼 8개의 LED(a, b, c, d, e, f, g, dot) 합쳐놓은 것을 말하며, 각 LED를 on하여 숫자 또는 문자를 표현한다. 4 bit의 입력으로 출력할 수 있는 경우의 수 → 2⁴(=16) 가지(0~9, A~F) case를 써주지도 않고, default도 안 만들어주면, LATCH가 만들어진다. → 주의할 것 ※ 분주기 (2진수에서 다음 bit의 주기는 이전 bit 주기의 2배) 위 코드를 예로 들면, i) 1 clk rising edge일 때, clk_div = clk_div +1 즉, clk 1주기 동안 clk_div[0]는 1회 rising/falling 한다. → clk의 주기는 clk_div[0]의 주기의 1/2 ii) clk_d.. 2023. 6. 22.

티스토리툴바