전체 글315 [Harman 세미콘 아카데미] 103일차 - SoC Design(자율주행 RTL로 구현) [Schedule] SoC로 설계할 것이라면, 처음부터 레지스터 기반으로 설계해 줘야 수월하게 작업할 수 있다. 하드웨어로 할 수 있는 건 소프트웨어로는 못 만들지만, 소프트웨어로 할 수 있는 건 하드웨어로 다 할 수 있다. ex) ADC : ADC회로가 없으면, 소프트웨어로 절대 구현 못 함 일단 RTL 설계로 완벽하게 잘 동작하는 지 확인하고, 이후에 SoC에서 설계해보자. 11일 : RTL 주행 테스트 18일 : SoC 주행테스트 19일 : 발표 [외부 전원 사용] 📌 Setting 이렇게 만들면, 바이너리 파일도 같이 만들어 준다. 바이너리 형태로 보드에 비트스트림을 올려주면 케이블을 제거해도 바이너리 회로를 통해 동작하게 된다. 우리가 올린 파일들인 플래시 메모리에 저장되어 활용된다. JP1은 .. 2023. 12. 4. [Harman 세미콘 아카데미] 101~102일차 - SoC Design(이전 프로젝트 SoC로 변환, 취업 특강) 101일차 다기능 선풍기 모듈을 RTL에서 HLS로 변환 작업 시행 102일차 취업특강 실시 2023. 12. 4. 스마트 주차 시스템의 이점과 구현 방안 글 : 포니마 압뜨(Poornima Apte) 제공 : 마우저 일렉트로닉스(Mouser Electronics) 운전자들은 주차 공간을 찾는 과정에서 많은 시간과 에너지를 소비하며, 이는 교통 혼잡, 화석 연료 소모, 대기 오염을 유발한다. 2017년에 미국 교통정보 분석회사인 INRIX가 실시한 연구 결과에 따르면 미국의 운전자들은 주차 공간을 찾기 위해 연간 345달러의 시간, 연료, 배기 가스를 소모하는 것으로 나타났다. 스마트 주차(smart parking)는 이에 대한 친환경적인 대안을 제공한다. 이는 센서와 클라우드 커넥티비티를 사용하기 때문에 특정 지역에서 주차 장소를 보다 쉽게 찾을 수 있게 해준다. 스마트 주차는 운전자들이 스트레스를 덜 받으면서 보다 빠르게 주차할 수 있도록 도와주기 때문.. 2023. 11. 30. 오픈엣지, 도요타 그룹 아이신과 차량용 반도체 IP 라이선스 계약 도요타 그룹의 자동차 시스템 개발 및 부품 제조사 아이신과 계약 출처 : 오픈엣지테크놀로지 반도체 설계자산(IP) 플랫폼 전문기업 오픈엣지테크놀로지는 일본 아이신(AISIN)과 고성능 차량 애플리케이션용 반도체의 LPDDR5 메모리 표준을 지원하는 ORBIT DDR 메모리 컨트롤러 IP(OMCTM)와 ORBIT DDR PHY IP(OPHYTM) 라이선스 계약을 체결했다고 5일 밝혔다. 아이신은 도요타 그룹의 계열사로 일본을 대표하는 자동차 부품회사다. 매출 규모로는 세계 6위 회사이고, 변속기 제조업체로는 세계 1위다. 오픈엣지의 LPDDR5 OPHY와 OMC IP는 동시 사용 시 최고 데이터 전송 속도 6.4 Gbps를 제공한다. 차량용 SoC(System on Chip)는 신뢰성과 안전을 위해 최고 .. 2023. 11. 30. 딥엑스, 포스코DX와 AI반도체 기반 스마트팩토리 상용화 협업 대단위 AI 연산 처리기반 AI 솔루션 공동 개발 출처 : 딥엑스 딥엑스가 AI 반도체 기반 공장 자동화 및 지능화 물류 시스템의 상용화를 위해 포스코DX와 기술 개발 협업을 진행한다고 6일 밝혔다. 이날 딥엑스는 김녹원 대표이사, 포스코DX 기술연구소 윤일용 상무 등 양사 관계자들이 참석한 가운데 포스코DX와 AI 반도체를 활용한 제조, 로봇, 물류, 안전 등 산업현장에 적용 가능한 AI 솔루션 기술의 상용화를 위해 업무협약을 체결했다. 딥엑스는 포스코DX와 진행된 사전 기술 검증 과정에서 딥엑스의 컴파일러가 포함된 소프트웨어 개발 키트(SDK)인 'DXNN'을 배포해 자사의 하드웨어와 소프트웨어의 구동성을 검증한 후 딥엑스 기술의 우수함을 입증했다. 특히 전력 대비 인공지능 연산 성능 효율이 높아 산.. 2023. 11. 30. [Harman 세미콘 아카데미] 100일차 - SoC Design(StopWatch) [StopWatch] 📌 Block Design 이전에 RTL로 코딩했던 StopWatch 모듈을 IP로 만들고 HLS로 코딩하여 동작시켜보자. // [IP top] // // Users to add ports here output [3:0] com, output [7:0] seg_7, // User ports ends ) myip_stopwatch_v1_0_S00_AXI_inst ( .com(com), .seg_7(seg_7), .S_AXI_ACLK(s00_axi_aclk), .S_AXI_ARESETN(s00_axi_aresetn), // [IP main] // // Users to add ports here output [3:0] com, output [7:0] seg_7, // User ports .. 2023. 11. 27. [Harman 세미콘 아카데미] 99일차 - SoC Design(UART Interrupt, I2C) [UART - Interrupt] 📌 Document Pmod : 보드만드는 회사의 규격, 표준은 아님. 인터럽트를 배웠으니, 이제 UART를 활용해서 수신을 할 수 있다. 인터럽트 없이도 가능하긴 한데, 계속 입력받을 수는 없으니까~ 필요할 때만 받도록 만들어 보자. 📌 Main Code 전에 만들었던 btn_intc_hw를 가져오자. #include // 표준 입력/출력 함수 #include "platform.h" // 플랫폼에 특화된 정의 및 초기화 #include "xil_printf.h" // Xilinx printf 함수 #include "xparameters.h" // 하드웨어 플랫폼의 매개변수 정의 #include "xgpio.h" // 하드웨어용 일반 I/O 함수 #include "xin.. 2023. 11. 24. [Harman 세미콘 아카데미] 98일차 - SoC Design(AXI, SystemVerilog를 활용한 Simulation, button Interrupt, switch Interrupt) [AXI Protocol] 📌 Block Design 이번엔 얘부터 추가해준다. VIP : verification IP라고, 검증된 IP라는 뜻 📌 Simulation 현장가면 검증할 때, SystemVerilog를 대부분 사용하므로 미리 맛 좀 보고 가자. 가장 큰 차이점은 C++처럼 객체(Class)를 만들 수 있다는 장점이 있다. Class의 장점은 다른 사람이 만들어 놓은 것을 가져다 쓰기 편하다는 것이다. (Class의 Include가 가능) 그러다보니 가져다 쓸 만한 것들도 많이 만들어 놨음 가장 대표적인 것이바로 UVM Verilog vs SystemVerilog Verilog SystemVerilog include import reg bit wire logic import axi_vip_p.. 2023. 11. 23. 이전 1 2 3 4 5 6 ··· 40 다음
