virtuoso13 [Harman 세미콘 아카데미] 72일차 - Full Custom IC(SWITCH, SWITCH로 MUX 구현) [SWITCH] 2x1 MUX를 만들 때, Tr 갯수를 최소화시킬 수 있는 방법은 SWITCH를 쓰는 것이다. SWITCH를 한 번 만들어 보자. 📌 Schematic 심볼은 안 만들 거니까 최대한 깔끔하고 컴팩트하게 만들어보자. pMOS와 nMOS가 각각 1개일 때의 WIDTH는 2.91u로 이미 알고 있다(NOT gate에서 검출했음) 2.91um로 쓰자. 📌 Layout 이번에는 막대도를 그리지 않고 Schematic만 보고 그릴 것이다. 앞으로도 막대도 없이 Schematic만 보고 그리는 습관을 들이는 것이 좋다. (회로가 복잡해지면, 막대도도 만들기 힘들어) 주의해야할 점은 VDD와 VSS의 연결이다. 이전까지는 Diffution에 VDD와 VSS가 연결되었지만, 이번에는 Body와 연결된다... 2023. 10. 12. [Harman 세미콘 아카데미] 71일차 - Full Custom IC(4NAND, 4NOR Schematic & LayOout / MUX Schematic & Layout) [4NAND] 보통 반도체 소자 Design Test에서는 한 소자 당 2시간을 주고 그려보라 한다. 한 번 만들어보자. 📌 Schematic NAND은 pMOS 병렬, nMOS 직렬이므로 위와 같이 Schematic 생성 Symbol도 만들어준다. 📌 Simulation 출력이 변화하는 부분만 짤라서 시뮬레이션 돌리면 됨. 4NAND_TEST file을 생성하여 위와 같이 그려준다. 입력값도 위 진리표처럼 VINA = 1 VINB = 1 VINC = 1 VIND = VIND (얘를 변수로 놓고 시뮬레이션할 것이다.) pMOS의 적절한 WIDTH는 약 2.14um이므로 2.14um 채택 📌 Layout 5.69um짜리 4NAND gate Layout DRC와 LVS도 완료 [4NOR] 📌 Schemati.. 2023. 10. 11. [Harman 세미콘 아카데미] 70일차 - Full Custom IC(Stick Diagram / 2NAND, 2NOR, 3NAND, 3NOR Layout) [Stick Diagram] 📌 Stick Diagram : Layout을 간단하게 막대로 그린 상태도 📌 Design Sequence 1. CMOS Schematioc 2. Simulation 3. Layout(Stick Diagram 그려보고 Tool로 진행) 4. DRC 5. LVS 3~5번까지 수행 가능하면, 레이아웃 엔지니어 가능 📌 Path(경로) 조건 가능한 경로로 선정되기 위해서는 2가지 조건을 만족시켜야 한다. 1. nMOS Block & pMOS Block은 동시에 만족해야 한다. 2. 모든 트랜지스터를 한 번씩 경유해야 한다. 📌 "좋은" 반도체의 기준 좋은 반도체란, 1. Fast : 성능이 뛰어나 데이터 전송 속도가 빠른 반도체 2. Cheap : 가격이 저렴한 반도체 3. Low.. 2023. 10. 10. [Harman 세미콘 아카데미] 68일차 - Full Custom IC(2NOR, 3NAND, 3NOR 생성 / NOT gate Layout, DRC, LVS) [2NOR] 📌 Schematic 📌 Symbol & Simulation 0.5V 지점에서 변환이 되어야 하므로, 500m VINB는 0.01 step size로 0~1V Sweep 단축키 M 을 활용하여 마크찍어놓고 보면 편하다. 적절한 W값은 3.99 μ [3NAND] 📌 Schematic NAND gate는 pMOS 병렬, nMOS 직렬로 구성된다. 📌 Symbol 📌 Simulation A B C NAND 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 위와 같이, 출력값이 변환되는 지점이면서 입력 값을 최소한으로 가변하는 구간을 찾아서 시뮬레이션하면 된다. 적절한 W 값은 2.31 μm [3NOR] 📌 Schematic 📌 Sym.. 2023. 10. 5. 이전 1 2 3 4 다음
