verilog61 [Harman 세미콘 아카데미] 9일차 - Counter 활용(parameter, bin_to_dec, TFF, edge_detector, debouncing) [Schematic] [parameter] 이전에 4bit, 12bit counter를 만들었는데, parameter를 활용하면 굳이 bit마다 모듈을 만들어줄 필요가 없다. [Bin_to_Dec] 아무래도 알파벳으로 카운팅되면, 가독성이 떨어질 수 밖에 없다. ∴ 0123456789abcdef → 0123456789 이전에 만들었던, bin_to_dec 모듈을 counter에 인스턴스하면 된다. [Toggle] 버튼 누를 때마다, up/down 토글되도록 만들어 보자. → TFF 활용. ※ 이렇게 하면 에러 발생 clk 입력에 버튼 입력을 주니까 에러가 생김 clk 입력에는 FPGA 보드의 정규 clk(125MHz)만 사용해야 한다. 다른 걸 넣는다는 것은 비동기로 쓴다는 의미 → 동기화 문제가 발생한.. 2023. 6. 29. [Harman 세미콘 아카데미] 8일차 - review, async/sync counter [Review] 초반 2시간은 이제까지 했던 것들을 복습하는 시간을 가졌다. [async / sync] 1. 비동기식(async) : 요청과 결과가 동시에 일어지 않는 방식 → 요청을 보낸 후, 응답을 받지 않아도 진행할 수 있다. → 즉, FF들이 서로 다른 clk를 사용 ▶특징 : 결과를 기다리지 않고 각각 작업 수행 가능 설계가 복잡하고 타이밍 제어(PDT제어)가 잘 안 됨. ∴ FPGA에서는 async를 사용하지 않는다. 2. 동기식(sync) : 요청과 결과가 동시에 일어나는 방식 → 요청을 보낸 후, 응답을 받아야 진행된다. → 즉, FF들이 같은 clk를 사용 ▶특징 : 설계가 간단하고 직관적 요청에 대한 결과가 반환될 때까지 대기해야됨. [Reset] FF에서 초기값을 지정해주지 않으면, .. 2023. 6. 28. [Harman 세미콘 아카데미] 6~7일차 - 취업 특강 [취업 특강] 오늘/내일은 양 윤희 강사님께서 취업 특강을 진행해 주신다. 이름도 모르고 인사하기도 어색했던 2기 동기분들과 조금은 친해질 수 있는 시간을 가질 수 있었고 COVID-19 전후로 바뀌어버린 인재상과 포스트 코로나 취업 트렌드 등 유익한 정보들을 얻어갈 수 있어 좋았다. 또한 이력서 작성과 면접에 적용할 수 있는 강점을 바탕으로 한 기본 베이스를 만들어 주셨는데 5년 전에 써뒀던 자소서와 비교를 해보니 '그 시절의 나는 참 어리고 무지했구나' 를 새삼 느끼게 되었으며, 중간중간 던져 주시는 천기 누설은 가히 일품이라, 말할 것도 없었다. 내일은 자기 분석과 기업 분석을 통해 만든 1분 자기소개서로 모의 면접을 할 예정인 것 같은데, 오늘만 해도 150% 이상 만족이 되었기에 내일의 특강은 .. 2023. 6. 26. [Harman 세미콘 아카데미] 5일차 - Sequential Logic(LATCH, FF) [Squential Logic] Squential Logic = 순차 논리 회로 - Combinational Logic과 달리 feedback 기능이 있다. ＃feedback : 출력이 입력에 영향을 줌. - Time dependent(clock에 의해 좌우된다.) .- 회로는 Latch 또는 Flip-flop로 구성된다. 공통점 차이점 Latch 상태 기억 소자 - 현재 상태를 기억하고 유지한다 (HOLD) - 적절한 시점이 되었을 때, 그 기억을 바꿀 수 있어야 한다. (Triggered 방식) Level-triggered : clk가 특정한 값을 가지고 있을 때 동작 Flip-flop Edge_triggered : clk이 0→1 또는 1→0이 되는 시점에 동작 [LATCH] 메모리의 시작이기도 한.. 2023. 6. 23. 이전 1 ··· 10 11 12 13 14 15 16 다음
