lvs10 [Harman 세미콘 아카데미] 70일차 - Full Custom IC(Stick Diagram / 2NAND, 2NOR, 3NAND, 3NOR Layout) [Stick Diagram] 📌 Stick Diagram : Layout을 간단하게 막대로 그린 상태도 📌 Design Sequence 1. CMOS Schematioc 2. Simulation 3. Layout(Stick Diagram 그려보고 Tool로 진행) 4. DRC 5. LVS 3~5번까지 수행 가능하면, 레이아웃 엔지니어 가능 📌 Path(경로) 조건 가능한 경로로 선정되기 위해서는 2가지 조건을 만족시켜야 한다. 1. nMOS Block & pMOS Block은 동시에 만족해야 한다. 2. 모든 트랜지스터를 한 번씩 경유해야 한다. 📌 "좋은" 반도체의 기준 좋은 반도체란, 1. Fast : 성능이 뛰어나 데이터 전송 속도가 빠른 반도체 2. Cheap : 가격이 저렴한 반도체 3. Low.. 2023. 10. 10. [Harman 세미콘 아카데미] 68일차 - Full Custom IC(2NOR, 3NAND, 3NOR 생성 / NOT gate Layout, DRC, LVS) [2NOR] 📌 Schematic 📌 Symbol & Simulation 0.5V 지점에서 변환이 되어야 하므로, 500m VINB는 0.01 step size로 0~1V Sweep 단축키 M 을 활용하여 마크찍어놓고 보면 편하다. 적절한 W값은 3.99 μ [3NAND] 📌 Schematic NAND gate는 pMOS 병렬, nMOS 직렬로 구성된다. 📌 Symbol 📌 Simulation A B C NAND 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 위와 같이, 출력값이 변환되는 지점이면서 입력 값을 최소한으로 가변하는 구간을 찾아서 시뮬레이션하면 된다. 적절한 W 값은 2.31 μm [3NOR] 📌 Schematic 📌 Sym.. 2023. 10. 5. 이전 1 2 3 다음
