Vivado36 [FPGA] RTL에서의 저전력 설계 방법(2/2) - Multi Vth, Multi Vdd, DVFS [Multi Vth] 📌 Multi Vth란? 트랜지스터의 문턱 전압과 누설 전류 사이의 특징을 이용하여 Time-critical 한 경로에 있는 로직들은 low_Vth 소자를 사용하고, 그 외의 경로에는 high_Vth 소자를 사용하여 누설 전력을 줄이고자 한 기술이다. 📌 구현 방법 1. 논리게이트의 다양한 Threshold Model 설계 ex) NMOS와 PMOS 트랜지스터의 Vth를 파라미터로 가지는 게이트 정의 module multi_vth_gate( input A, B, output Y ); parameter HIGH_VTH = 0.4; parameter LOW_VTH = 0.3; nmos #(HIGH_VTH) nmos_A (.D(A), .G(1'b1), .S(Y)); nmos #(LOW_V.. 2023. 12. 8. [FPGA] RTL에서의 저전력 설계 방법(1/2) - Clock Gating, Power Gating [소비 전력] 소비전력에는 크게 두 가지 종류가 있으며, 아래 두 가지를 합쳐, 소비전력으로 나타낸다. 1. Dynamic Power CMOS에서 On/Off가 되는 순간(Transition이 일어나는 순간)에 소비되는 전력 동적 전력은 용량성 부하(C)가 충/방전하면서 소모되는 전력으로, 트랜지스터의 Short Citcuit 전류(Isc)와 스위칭 전류(Iswitch)에 의해 발생한다. 2. Static Power 누설전류(Leakage Current)를 의미한다. 최근, 공정이 점점 더 미세해지면서 이 문제의 심각성 또한 증가되고 있다. [Clock Gating] 📌 Clock Gating이란? Clock gating은 전체 회로가 활성 상태에 있을 때에만 클럭을 공급하는 것이 아니라, 특정 논리 블.. 2023. 12. 8. [Harman 세미콘 아카데미] 103일차 - SoC Design(자율주행 RTL로 구현) [Schedule] SoC로 설계할 것이라면, 처음부터 레지스터 기반으로 설계해 줘야 수월하게 작업할 수 있다. 하드웨어로 할 수 있는 건 소프트웨어로는 못 만들지만, 소프트웨어로 할 수 있는 건 하드웨어로 다 할 수 있다. ex) ADC : ADC회로가 없으면, 소프트웨어로 절대 구현 못 함 일단 RTL 설계로 완벽하게 잘 동작하는 지 확인하고, 이후에 SoC에서 설계해보자. 11일 : RTL 주행 테스트 18일 : SoC 주행테스트 19일 : 발표 [외부 전원 사용] 📌 Setting 이렇게 만들면, 바이너리 파일도 같이 만들어 준다. 바이너리 형태로 보드에 비트스트림을 올려주면 케이블을 제거해도 바이너리 회로를 통해 동작하게 된다. 우리가 올린 파일들인 플래시 메모리에 저장되어 활용된다. JP1은 .. 2023. 12. 4. [Harman 세미콘 아카데미] 101~102일차 - SoC Design(이전 프로젝트 SoC로 변환, 취업 특강) 101일차 다기능 선풍기 모듈을 RTL에서 HLS로 변환 작업 시행 102일차 취업특강 실시 2023. 12. 4. 이전 1 2 3 4 ··· 9 다음
