Not1 [Harman 세미콘 아카데미] 68일차 - Full Custom IC(2NOR, 3NAND, 3NOR 생성 / NOT gate Layout, DRC, LVS) [2NOR] 📌 Schematic 📌 Symbol & Simulation 0.5V 지점에서 변환이 되어야 하므로, 500m VINB는 0.01 step size로 0~1V Sweep 단축키 M 을 활용하여 마크찍어놓고 보면 편하다. 적절한 W값은 3.99 μ [3NAND] 📌 Schematic NAND gate는 pMOS 병렬, nMOS 직렬로 구성된다. 📌 Symbol 📌 Simulation A B C NAND 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 위와 같이, 출력값이 변환되는 지점이면서 입력 값을 최소한으로 가변하는 구간을 찾아서 시뮬레이션하면 된다. 적절한 W 값은 2.31 μm [3NOR] 📌 Schematic 📌 Sym.. 2023. 10. 5. 이전 1 다음
