Mux5 [Harman 세미콘 아카데미] 71일차 - Full Custom IC(4NAND, 4NOR Schematic & LayOout / MUX Schematic & Layout) [4NAND] 보통 반도체 소자 Design Test에서는 한 소자 당 2시간을 주고 그려보라 한다. 한 번 만들어보자. 📌 Schematic NAND은 pMOS 병렬, nMOS 직렬이므로 위와 같이 Schematic 생성 Symbol도 만들어준다. 📌 Simulation 출력이 변화하는 부분만 짤라서 시뮬레이션 돌리면 됨. 4NAND_TEST file을 생성하여 위와 같이 그려준다. 입력값도 위 진리표처럼 VINA = 1 VINB = 1 VINC = 1 VIND = VIND (얘를 변수로 놓고 시뮬레이션할 것이다.) pMOS의 적절한 WIDTH는 약 2.14um이므로 2.14um 채택 📌 Layout 5.69um짜리 4NAND gate Layout DRC와 LVS도 완료 [4NOR] 📌 Schemati.. 2023. 10. 11. 이전 1 2 다음
