[Harman 세미콘 아카데미] 35일차 - PSpice(CMOS Inverter, Gate, LATCH, Timer 555)

[CMOS Inverter]

 

정의

 

Complementary Metal-Oxide-Semiconductor의 약자로, CMOS 반전기를 말한다.

디지털 논리 회로에서 매우 기본적이고 중요한 구성 요소 중 하나이며,

입력 신호를 반대로 뒤집어 출력하는 역할을 한다.

입력이 Low이면, 출력은 High가 된다.

 

CMOS Inverter는 n-type MOSFET(nMOS)와 p-type MOSFET(pMOS) 두 개의 반도체 전달기를 조합하여 구성된다.

이 두 전달기는 상호 보완적인 역할을 수행하며, 입력 신호와 출력 신호를 제어한다.

 

구성 요소

 

1. nMOS

: 논리 0인 상태에서 전류를 통과시킨다.

  즉, 입력이 논리 0인 경우, nMOS가 켜져서 출력이 논리 1이 된다.

 

2. pMOS

: 논리 1인 상태에서 전류를 통과시킨다.

  즉, 입력이 논리 1인 경우, pMOS가 켜져서 출력이 논리 0이 된다.

 

동작 원리

 

입력이 논리 0인 경우,

nMOS는 켜져서 그라운드(Ground)로 향하는 전류 경로를 만든다.

동시에 pMOS는 꺼져서 VDD(전원 공급 전압)로 향하는 전류 경로를 차단한다.

이로 인해 출력은 Vdd에 가까운 논리 1 상태가 된다.

 

입력이 논리 1인 경우,

nMOS는 꺼져서 GND로 향하는 전류 경로를 차단한다.

동시에 pMOS는 켜져서 Vdd로 향하는 전류 경로를 만들며, 이로 인해

출력은 GND에 가까운 논리 0 상태가 된다.

 

CMOS Inverter

 

 

[Gate - NOR, NAND, AND]

 

NOR gate

NOR gate

 

NAND gate

 

CMOS NAND

 

AND gate

 

AND gate

 

 

[LATCH]

 

 

자세한 내용은 아래 링크 참조

https://rangvest.tistory.com/entry/Harman-%EC%84%B8%EB%AF%B8%EC%BD%98-%EC%95%84%EC%B9%B4%EB%8D%B0%EB%AF%B8-5%EC%9D%BC%EC%B0%A8-Sequential-LogicLATCH-FF

[Harman 세미콘 아카데미] 5일차 - Sequential Logic(LATCH, FF)

 

[TImer 555]

 

다음 프로젝트에서 우리가 사용하게 될 초음파 센서에 관한 내용이다.

 

 

위와 같이 Duty cycle을 조정하여 출력 파형의 주기를 변화시킬 수 있다.

 

 

 

트랜지스터 차이로 인해 출력 펄스 여러 개 발생하는 듯?

 

휴가 시즌으로, 불참자가 많아서 진도 조금만 나갔음.