패키징 전쟁의 선두 주자, CoWos 기술(cf. 인터포저)

[배경]

 

 

2023년 1분기 글로벌 파운드리 시장 점유율은 TSMC가 약 60.1%로 절반 이상을 점유하고 있고

한국 대표 기업, 국민 기업이라고도 불리는 삼성전자는 12.4%에 그쳤다.

 

이렇게 절반 이상의 엄청난 점유율의 배경에는 초미세공정, 풍부한 반도체 설계자산(IP) 뿐만 아니라 앞선 반도체 패키징 기술력이 자리한다는 분석이 있다.

 

특히 TSMC가 2012년부터 도입한 칩_온_웨이퍼_온_서브스트레이트(CoWoS)가 대표적이다.

 

[CoWoS란?]

 

인터포저

 

 

CoWoS를 알기 전, 인터포저에 대해서 알고 있을 필요가 있다.

 

<인터포저란?>

 

한 소켓 또는 다른 소켓으로의 연결 사이를 라우팅하는 전기 인터페이스를 말한다.

(라우팅 : Routing, 최적의 경로를 선택하는 과정)

쉽게 말해서 미세 공정에 의해 제작된 집적 회로(IC Chip)의 배선 연결을 도와주는 부품이다.

 

인터포저는 IC 칩과 PCB 상호 간의 회로 폭 차이를 완충시키고 IC의 Input/Output을 재분배하는 역할을 한다.

로직, HBM 등의 칩은 입출력 단자(bump)가 촘촘히 배치되어 있으나,

PCB는 고성층 칩과 입출력 단자의 밀도가 약 20배 차이가 난다.

인터포저는 IC 칩과 PCB 사이에 추가적으로 삽입하는 미세 회로 기판이며,

중간 수준의 배선을 구현해 칩과 기판을 물리적으로 연결해준다.

또한 다층 배선 구조를 가질 필요가 있는데, 이때 TSV(Through Silicon Via, 실리콘 관통 전극)을 포함하여 만들어진다.

 

<장점>

 

1. 배선이 용이하다.

IC chip의 배선 크기가 미세하기 때문에 인터포저를 통해 배선을 빼내게 되면, PCB 기판과 용이하게 배선을 만들 수 있다.

또한 I/O 비율을 크게 높일 수 있어, 신호 전달도 원활히 잘 이루어진다.

 

2. 원가 절감

인터포저가 없다면, 고비용의 공정을 거쳐 PCB에 미세 회로를 그려야 하기 때문에 수익성이 떨어진다.

인터포저가 도입된다면 micro가 아닌, macro단위의 회로 공정을 통해 비용을 절감할 수 있다.

 

<인터포저의 종류(소재)>

 

1. 실리콘 인터포저

- 초기에 개발된 인터포저

- 소재 자체도 비싸고 실리콘 가공 공정도 고비용의 공정이기에 비용적인 부문에서 큰 단점을 가진다.

 

2. 유리 인터포저

- 실리콘과 같은 Si로 만들어지지만, 실리콘과 다르게 유리는 비정질 물질이다.

- 비정질 물질은 급격히 냉각만 하면 생산 가능한 간단한 공정으로 비용이 절감된다.

 

3. 고분자 인터포저

- 실리콘과 유리에 비해 상당히 저렴하다.

- 공정비용 또한 저 비용이므로 실리콘과 유리에 비해 상당히 우수한 가격 경쟁력을 가지고 있다.

 

 

CoWoS

 

 

CoWoS란?

Chip-on-Wafer-on-Substrate의 약자로,

반도체에 일반적으로 사용하는 PCB 대신 인터포저라는 판 위에 메모리와 로직반도체를 올리는 기술이며,

기존보다 면적을 줄이면서도칩 간 연결은 빠르게할 수 있는 패키징 방식이다.

 

 

CoWoS 또한 기존의 2.5D 패키지 기술의 특성을 그대로 가지고 있다.

2D 패키지처럼 칩이 수평 방향으로 배열되면서도, 3D 패키지와 마찬가지로 속도 제한없는 상호 연결이 가능하다는 뜻이다.

CoWoS의 핵심은 각 칩을 마치 하나의 다이처럼 연결해주는 실리콘 인터포저이다.

패키지 기판 대비 미세 회로 구현이 가능해, 2.5D 패키지 내에서 각 칩을 연결하는데 사용되고

아쉬운 점은 대면적으로 갈수록 가격이 비싸다는 점, 두께가 100㎛ 수준으로 얇아 제조상 컨트롤하기 어렵다는 점이다.

 

TSMC는 팬아웃 웨이퍼 레밸패키지(FoWLP) 기술에 속하는  InFO와 함께 CoWoS를 3차원 구조(3D Fabric)으로 분류하고 있으며, CoWoS 내에서 각 칩을 어떤 방식으로 연결하느냐에 따라 CoWoS-S, CoWoS-R, CoWoS-L-3 단계로 구분한다.